

بررسی و شبیه‌سازی روش‌های ZVS^۱ در مبدل‌های تمام پل و ساخت یک نمونه در توان ۳kW

حسین فرزانه‌فرد^{*}، سیدرضا مطهری^{**} و محمدمهری توسل^{***}
پژوهشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان

(دریافت مقاله: ۸۱/۹/۲۵ - دریافت نسخه نهایی: ۸۲/۷/۱)

چکیده - یکی از مشکلات مبدل‌های سوییچینگ PWM تلفات بالای کلیدزنی و تداخل الکترومغناطیسی به علت سوییچینگ در ولتاژ و جریان غیر صفر است که فرکانس عملکرد را محدود می‌کند. به منظور کاهش حجم و وزن مبدل (با افزایش فرکانس) و کاهش تلفات کلیدزنی روش‌های کلیدزنی در ولتاژ و یا جریان صفر پیشنهاد می‌شود. در این مقاله چهار روش اصلی کلیدزنی در ولتاژ صفر (ZVS) در مبدل‌های پل معرفی و مقایسه شده‌اند. این چهار روش از لحاظ زمانهای سکون^۲ مورد نیاز حصول ZVS کلیدها، محدوده بار تحت ZVS، انرژی گردشی در دیودهای ضد موازی در پریودهای هرزگرد و نوسانات جانبی روی دیودهای ثانویه با هم مقایسه شده‌اند. در پایان نتایج عملی یک نمونه مبدل پل ZVS در توان ۳kW باکلمپ نوسانات جانبی یکسوکننده مورد بحث و بررسی قرار گرفته است.

واژگان کلیدی: مبدل توان بالا، مبدل سوییچینگ PWM، کلیدزنی در ولتاژ صفر (ZVS)، روش‌های ZVS

Analysis and Simulation of ZVS Methods in Full Bridge Converters and Realization of a 3 KW Prototype

H. Farzanehfard, S. R. Motahari and, M. M. Tavasoulkhamseh

Department of Electrical and Computer Engineering Research Center, Isfahan University of Technology

Abstract: One of the difficulties with PWM switching converters is high switching loss and electromagnetic interference due to switching at non-zero voltage and current, which limits the operating frequency. In order to reduce the converter volume and weight (by increasing the frequency) and reducing switching losses, zero voltage and current switching methods are recommended. In this paper, four main zero voltage switching (ZVS) methods in full bridge converters are introduced and compared. These four methods are compared on dead times required to obtain the ZVS, load range at ZVS condition, circulating energy in the switch anti parallel diodes during freewheeling periods and voltage oscillations on rectifying diodes. Finally, the results of a 3 KW prototype full bridge ZVS converter with a clamp circuit for rectifier diodes oscillations are presented and analyzed.

Keywords: High power converter, PWM switching converter, Zero voltage switching (ZVS), ZVS methods

*** - دانشجوی کارشناسی ارشد

** - مریبی

* - استادیار

فهرست علائم

| | | | |
|----------|---|------------|--|
| I_p | کمترین مقدار پیک جریان خروجی | C_{mos} | خازن خروجی مسافت |
| L_{lk} | سلف نشستی در اولیه | C_{TR} | خازن سیم پیچی ترانس |
| L_m | سلف مغناطیسی کننده | E_{circ} | انرژی گردشی |
| N | نسبت دور ترانس | E_{min} | کمترین مقدار انرژی مورد نیاز ZVS |
| ZVS | سوییچینگ در ولتاژ صفر | I_2 | جریان اولیه در لحظه خاموشی کلید پس‌فارز ^۳ |
| τ_1 | زمان سکون مورد نیاز کلیدهای پیش‌فارز ^۴ | I_m | جریان سلف مغناطیسی کننده |

(شما) کلی روش B مشابه A است). اساس حصول شرایط ZVS در این مبدلها بدين صورت است که انرژی ذخیره شده در هر یک از سلفهای مذکور، دیودهای ضد موازی کلیدها را پیش از اعمال سیگنال گیت به سوییچ آنها روشن می‌کند و در نتیجه روشی کلید در ولتاژ تقریباً صفر صورت می‌گیرد.

چگونگی حصول شرایط ZVS در بارهای مختلف در هر چهار روش فوق مطرح و با نتایج حاصل از شبیه‌سازی در بخش اول مقایسه می‌شود. در بخش بعد این چهار روش از لحاظ زمانهای سکون مورد نیاز حصول ZVS کلیدهای پیش‌فارز (کلیدهایی که زودتر خاموش می‌شوند) و کلیدهای پس‌فارز (کلیدهایی که دیرتر خاموش می‌شوند)، محدوده بار تحت ZVS، انرژی گردش کننده در دیودهای ضد موازی در پریودهای هرزگرد و نوسانات جانبی روی دیودهای ثانویه و تلفات سوییچینگ توسط نتایج شبیه‌سازی روشها با هم مقایسه می‌شوند در بخش نهایی نتایج عملی یک مبدل تمام پل PWM با کلیدزنی در ولتاژ صفر با استفاده از سلف نشستی اولیه ترانس در توان 3KW و با کلمب نوسانات جانبی یک‌سوکننده مطرح می‌شود.

۲- معرفی روشهای اصلی کلیدزنی در ولتاژ صفر


مبدل تمام پل PWM

شکل (۱) شما) کلی مبدل تمام پل PWM با استفاده از سلف نشستی ترانس (روش A) و شکل موجهای ولتاژ و جریان اولیه ترانس و شکل (۴) نتایج شبیه‌سازی ولتاژ و جریان اولیه و ولتاژ


۱- مقدمه

اخیراً توپولوژیهای متفاوتی برای مبدلها توان و ولتاژ بالا، با کاهش تلفات سوییچینگ پیشنهاد شده است. در این میان مبدلها تمام پل ZVS با کنترل PWM (ZVS-FB-PWM) به طور وسیع مورد استفاده قرار می‌گیرند. این مبدلها که توسط تکنیک PWM شیفت فاز یافته کنترل می‌شوند از المانهای پارازیتی مدار شامل سلف نشستی ترانسفورمر و خازن پیوند سوییچها استفاده می‌کند تا شرایط ZVS را برای سوییچهای فعال فراهم کنند. این مبدلها مزایای سادگی کنترل PWM و مشخصه‌های سوییچینگ نرم مبدلها رزنانس را دارا هستند در حالی که معایب اصلی مبدلها رزنانسی را ندارند. تلفات سوییچینگ در این مبدلها به شدت کاهش می‌یابد بدون اینکه تلفات هدایتی عملهای ایجاد شود. به علاوه به علت ثابت بودن فرکانس می‌توان طراحی بهینه فیلتر را انجام داد. اما این مبدلها دارای معایبی از قبیل افزایش تلفات هدایتی، استرس جریان و ولتاژ سوییچها، نوسانات پارازیتی دیودهای یک‌سوکننده و محدودیت تغییر بار هستند که با استفاده از روشهایی می‌توان این معایب و محدودیتها را نیز کاهش داد [۱-۴].

در این مقاله چهار روش اصلی کلیدزنی در ولتاژ صفر مبدل تمام پل با استفاده از سلف نشستی ترانس [۱]، سلف رزنانس خطی [۵]، سلف رزنانس قابل اشباع در اولیه ترانس [۶] و سلف مغناطیسی کنندگی [۷] که به اختصار و به ترتیب به روش‌های شکلهای (۱، ۲ و ۳) شما) کلی این روشها را نشان می‌دهند.




(ب)




(الف)

ب- شکل موجهای آن (روش‌های A و B)

شکل ۱- الف- مبدل پل ZVS با سلف نشتی ترانس




(ب)




(الف)

ب- شکل موجهای آن (روش C)

شکل ۲- الف- مبدل ZVS با سلف قابل اشباع




شکل ۳- مبدل پل ZVS با سلف مغناطیس کنندگی و شکل موجهای آن (روش D)



شکل ۵- شکل موجهای شاخه پیش فاز مبدل ZVS با سلف نشتی
الف- پالس درایو گیت سورس، ب- ولتاژ درین دیودهای سورس
ج- جریان کلید پیشفاز د- جریان دیود موازی معکوس کلید

وجود دارد که ضریب وظیفه^۰(d) مبدل و به عبارتی پهنای پالسهای ایجاد شده روی اولیه ترانس را تعیین می‌کند. نحوه حصول شرایط ZVS به شرح زیر است.

شرایط اولیه کار مدار: کلیدهای Q2 و Q1 خاموش و



شکل ۴- شکل موجهای مبدل ZVS با سلف نشتی، الف- ولتاژ اولیه
ب- ولتاژ ثانویه، ج- جریان اولیه، د- جریان یکسوکننده

ثانویه یکسوشده (همراه با نوسانات شدید) را نشان می‌دهد. سیگنالهای گیت این مبدل همانند مبدل تمام پل با کلیدزنی سخت است، با این تفاوت که به جای روشنی همزمان کلیدهای یال مخالف، بین کلیدهای یال راست و یال چپ شیفت فازی

اولیه ترانس (روش B) است. این کار باعث کاهش ضرب وظیفه ولتاژ ثانویه می‌شود (به این ضرب وظیفه کاسته شده، ضرب وظیفه گم شده^۱ نیز اطلاق می‌شود) با توجه به شکل (۱) افزایش سلف نشتی شبیه افزایش جریان اولیه را کاسته و دیودهای ثانویه دیرتر از حالت اتصال کوتاه خارج می‌شوند، بنابراین برای دستیابی به توان مشخص، بایستی پیک جریان سویچها در اولیه افزایش یابد که این خود یکی از مشکلات این روش است و باعث می‌شود تلفات هدایتی روش B بیش از روش A شود. از طرفی چون در روش B ضرب وظیفه ثانویه بسیار کمتر از اولیه می‌شود، بایستی برای دستیابی به توان معین نسبت دور ترانس را افزود و در نتیجه دیودهای با تحمل ولتاژ بالاتر در ثانویه استفاده کرد. به علاوه سلف نشتی (یا سلف خطی) افزوده شده به علت رزنанс با خازن خروجی دیودهای ثانویه باعث ایجاد نوساناتی روی ثانویه می‌شود که این اثر با افزایش ولتاژ ثانویه شدیدتر می‌شود. در روش C به جای استفاده از سلف رزنанс خطی، از سلف قابل اشباع در اولیه استفاده می‌شود [۵]. انرژی ذخیره شده در سلف خطی به مریع جریان سلف وابسته است، در نتیجه اگر مبدل برای حصول ZVS در ۲۰٪ بار نامی طراحی شود، در بار کامل، ۲۵ برابر انرژی مورد نیاز دشارژ خازنهای خروجی مستقیماً از آنها می‌گذرد [۱]. اما با استفاده از سلف قابل اشباع، انرژی در جریانهای بیش از Ic (جریان حدی اشباع هسته) ثابت می‌ماند. بنابراین اگر مبدل طوری طراحی شود که سلف قابل اشباع در ۲۰٪ بار نامی اشباع شود و انرژی اشباع سلف برابر مقدار مورد نیاز دشارژ خازن مسفتها باشد، مبدل در ۲۰٪ بار نامی تحت ZVS عمل می‌کند و چون انرژی سلف اشباع در جریانهای بیش از جریان حدی هم ثابت می‌ماند، انرژی فوق در بار نامی هم همین مقدار است. و در نتیجه مبدل با سلف قابل اشباع در محدوده وسیعتری از بار بدون افزایش انرژی گردش کننده (تلفات هدایتی) قابل استفاده است. شکل (۲) شمای مبدل و شکل موجه‌ای مربوط به مبدل با سلف قابل اشباع اولیه را نشان می‌دهد.

از مزایای دیگر روش C کاهش تلفات هدایتی سویچهای است


کلیدهای Q4 و Q3 روشن هستند.

با خاموشی کلید Q4 (کلید پیشفار)، جریان اولیه خازن خروجی Q4 را دشارژ و خازن خروجی Q1 را دشارژ می‌کند و پس از آن دیود D1 روشن می‌شود. با روشنی D1، Q1 می‌تواند در ولتاژ صفر روشن شود. در این حالت جریان اولیه، جریان خروجی منتقل شده به اولیه است. بنابراین ZVS کلیدهای پیشفار برآختی حاصل می‌شود. شکل (۵) ولتاژ شبیه‌سازی شده گیت سورس و درین سورس یکی از کلیدهای پیشفار و نیز جریان کل کلید مسافت و دیود ضد موازی آن را نشان می‌دهد. همان‌طور که مشاهده می‌شود جریان گذرا از دیود ضد موازی (سلف نشتی + سلف خروجی) در حد قابل توجهی بوده و ولتاژ درین سورس زمان کافی برای صفر شدن قبل از رسیدن ولتاژ گیت سورس دارد. با خاموشی کلید Q3 (کلید پیشفار) جریان باقی مانده در اولیه، خازن خروجی Q3 را دشارژ و خازن خروجی Q2 را دشارژ می‌کند و پس از آن D2 روشن می‌شود و Q2 می‌تواند در ولتاژ صفر روشن شود. برای حصول شرایط روشنی ZVS بایستی انرژی ذخیره شده در سلف نشتی بیش از انرژی ذخیره شده در خازنهای خروجی مسفتها باشد. در غیر این صورت ZVS کلیدهای پیشفار در بارهای سبک مختلف می‌شود. حداقل انرژی سلف نشتی اولیه ترانس برابر است با

$$(1) \quad \frac{1}{2} L_{lk} I_2^2 > C_{mos} V_{in}^2 + \frac{1}{2} C_{TR} V_{in}^2$$


که L_{lk} سلف نشتی اولیه، C_{mos} خازن خروجی مسافت، C_{TR} خازن سیم پیچی ترانس و I_2 جریان اولیه در لحظه خاموشی کلید پیشفار است [۱]. شکل (۶) ولتاژ شبیه‌سازی شده گیت سورس و درین سورس یکی از کلیدهای پیشفار و جریان مسافت و دیود ضد موازی اش را نشان می‌دهد. در مقایسه با شکل (۵) جریان گذرا از دیود ضد موازی کمتر و زمان صفر شدن ولتاژ درین سورس پیش از اعمال ولتاژ گیت سورس هم کمتر است و واضح است که خروج این کلیدها از حالت ZVS بیشتر از کلیدهای پیشفار محتمل است.

یکی از راههای رفع کردن مشکل فوق در بارهای سبک، افزایش سلف نشتی و یا استفاده از یک سلف کوچک سری با



شکل ۷- مدل ZVS با سلف مغناطیس کنندگی الف- ولتاژ اولیه
ب- ولتاژ ثانویه: ج- جریان اولیه و جریان سلف مغناطیس کنندگی
د- جریان سلف مغناطیس کنندگی (شکل بزرگ شده)

در روش D می‌توان با استفاده از انرژی سلف مغناطیس کنندگی ترانس، محدوده ZVS را از بار مستقل کرد. شکل (۳) شمای کلی و شکل موجه‌های این روش را نشان می‌دهد. در این روش در ثانویه ترانس از دو سویچ استفاده می‌شود. ضریب وظیفه سوییچهای اولیه ثابت است و با تغییر زمان



شکل ۶- شکل موجه‌ای شاخه پس فاز مدل ZVS با سلف نشتی
الف- پالس درایو گیت سورس، ب- ولتاژ درین سورس
ج- جریان کلید پسفار، د- جریان دیود موازی معکوس کلید

به علت افزایش ضریب وظیفه ثانویه، ترانس با نسبت دور کمتری نیاز است که در نتیجه پیک جریان سوییچهای اولیه و پیک دیودهای ثانویه کمتر می‌شود و چون در لحظه خاموشی سوییچهای پسفار، سلف اشباع است، نوسانات جانبی دیودهای ثانویه کمتر هم می‌شود.

پیک جریان خروجی و حدوداً برابر جریان حدی مورد نیاز I_{ZVS} است.

$$\tau_{I(D)} = \frac{4C_{mos}V_{in}}{NI_m} \quad (3)$$

در روش‌های A، B و C خازنهای خروجی سوییچهای پسفاز در یک حالت رزنانسی دشارژ می‌شود و زمان سکون $\frac{1}{4}$ پریود رزنانس است.

$$\tau_{2(A,B,C)} = \frac{\pi}{2} \sqrt{\frac{8}{3} C_{mos} L_r} \quad (4)$$

که τ_2 زمان سکون مورد نیاز کلیدهای پسفاز و L_{lk} سلف نشتی در روش‌های A و B و L_r سلف رزنانس در روش B و سلف اشباع شونده در روش C است و با توجه به اینکه

$$\frac{1}{2}(L_{lk} + L_r)(NI_{ZVS})^2 \geq \frac{1}{2} \left(\frac{8}{3} C_{mos} \right) V_{in}^2$$

بنابراین:

$$\tau_{2(A,B,C)} = \frac{4\pi C_{mos} V_{in}}{3 NI_{ZVS}} \quad (5)$$

همچنین در روش D زمان سکون سوییچ پسفاز از معادله زیر به دست می‌آید.

$$\tau_{2(D)} = \frac{4\pi C_{mos} V_{in}}{3 NI_m} \quad (6)$$

همان‌طور که مشاهده می‌شود، زمانهای سکون روش A و B به طور معکوس به I_{ZVS} بستگی دارد و اگر ZVS در محدوده زیادی از بار مورد نیاز باشد، زمانهای سکون زیاد شده و در نتیجه ضریب وظیفه گم شده افزایش می‌یابد. این مطلب در نتایج شبیه‌سازی شده شکل‌های (4) و (5) به خوبی نشان داده شده است. در روش C هر چند رابطه فرقی نمی‌کند ولی جریان ZVS بستگی به جریان بار ندارد زیرا انرژی ذخیره شده در سلف اشباع شونده ثابت است. در روش D زمان سکون از جریان I_{ZVS} مستقل است که می‌تواند مقدار زیادی باشد [7].

همان‌طور که نتایج حاصله در جدول (1) نشان می‌دهد با افزایش زمان انتقال توان هریال و در نتیجه افزایش جریان خروجی، زمان سکون مورد نیاز برای ZVS سوییچها کاهش می‌یابد.

روشنی سوییچهای ثانویه، ولت - ثانیه اعمالی به سلف خروجی تغییر کرده و رگولاسریون ولتاژ خروجی در ثانویه صورت می‌گیرد. در ثانویه از یک دیود هرزگرد برای ایجاد مسیر گردشی جریان سلف خروجی استفاده می‌شود. فرض می‌شود انرژی ذخیره شده در سلف نشتی برای حصول ZVS سوییچهای پسفاز کافی نیست، اما جمع انرژی سلف نشتی و مغناطیس کنندگی ZVS سوییچهای پسفاز را ممکن می‌کند. تفاوت عمدۀ این روش با روش‌های قبلی در بازه زمانی T3-T4 و نحوه حصول ZVS سوییچهای پسفاز است. در این روش در پریود هرزگرد، ثانویه توسط کلیدهای ثانویه، مدار باز شده و سلف مغناطیس کنندگی برای رزنانس با خازن خروجی کلیدها، آزاد می‌شود و ZVS تا حد بی باری هم قابل افزایش است [6].

۳- مقایسه روش‌های اصلی حصول ZVS در مدل‌های

تمام پل

در این قسمت چهار روش ZVS ذکر شده در قسمتهای بالا از لحاظ زمانهای سکون مورد نیاز سوییچهای پیش‌فاز و پس‌فاز برای حصول ZVS محدوده بار تحت ZVS، انرژی گردشی پریودهای هرزگرد و نوسانات روی دیودهای یکسوکنده ثانویه با هم مقایسه می‌شوند.

۱-۳- زمانهای سکون مورد نیاز حصول ZVS سوییچهای پیش‌فاز و پس‌فاز

در طرف اولیه بایستی زمانهای سکونی بین خاموشی یک سوییچ و روشنی سوییچ دیگر در هر شاخه (پیش‌فاز و پس‌فاز) وجود داشته باشد. این دو زمان سکون، ماکریم ضریب وظیفه مؤثر مبدل را می‌کاهد. با استفاده از معادلات زیر می‌توان زمانهای سکون سوییچهای پیش‌فاز را با هم مقایسه کرد.

$$\tau_1(A, B, C) = \frac{4C_{mos} V_{in}}{I_p + I_m} = \frac{4C_{mos} V_{in}}{NI_{ZVS}} \quad (2)$$

که τ_1 زمان سکون مورد نیاز کلیدهای پیش‌فاز، N نسبت دور ترانس، I_m جریان سلف مغناطیس کنندگی و I_p کمترین مقدار

جدول ۱- اثر جریان خروجی در محدوده ZVS روش A

| نوع بار | بار سبک | بار سنگین |
|--------------------------------|---------|-----------|
| پریود سوییچینگ | 20 μs | 20 μs |
| پهنهای پالس هر سوییچ | 8.28 μs | 9.4 μs |
| زمان انتقال توان هریال | 5.88 μs | 7.4 μs |
| زمان سکون مورد نیاز یال پیشواز | 1.72 μs | 0.6 μs |

شناخته می شود و این عمل شرایط سوییچینگ نرم را ایجاد می کند اما تلفات هدایتی مدار را هم می افزاید.

در روش B و A انرژی سلف رزنانس بیش از مقدار مورد ZVS نیاز است و اگر E_{\min} کمترین مقدار انرژی مورد نیاز ZVS باشد انرژی گردشی این روش (با توجه به اینکه $E = \frac{1}{2}LI^2$ است) برابر است با

$$E_{\text{circ}}(A, B) = E_{\min} \left(\frac{I_{\text{out}}}{I_{\text{ZVS}}} \right)^2 \quad (7)$$

در روش C این انرژی برابر است با

$$E_{\text{circ}}(C) = E_{\min} = \frac{4}{3} C_{\text{mos}} V_{\text{in}}^2 \quad (8)$$

در روش D انرژی در سلف مغناطیس کننده افزایش قابل ملاحظه ای دارد و فقط از سیم پیچی اولیه می گذرد و ربطی به انتقال توان ندارد. انرژی گردشی برابر است با

$$E_{\text{circ}}(D) = \frac{1}{2} L_m I_m^2 \gg E_{\min} \quad (9)$$

که مقدار نسبتاً بزرگی است.

۳- نوسانات جانبی دیودهای ثانویه

در روشهای A و B به علت استفاده از سلف رزنانس خطی بالا زدگی روی دیودهای یکسوکننده زیاد است و در نتیجه برای میرا کردن نوسانات از مدار کلمپ استفاده می شود [۱].

در روش C ماکریزم انرژی نوسانات جانبی به سطح اشباع سلف سری با اولیه بستگی دارد و کمتر از دو روش قبل است. به علت استفاده از کلید ثانویه در روش D انرژی نوسانات جانبی تقریباً صفر است زیرا در پریودهای هرزگرد، کلیدهای ثانویه باز می باشد و هیچ انرژی را ذخیره نمی کند.

۲-۳- ضریب وظیفه گم شده و محدوده بار تحت ZVS

در روش B به علت وجود سلف رزنانسی بزرگ (برای حصول محدوده وسیع ZVS) در بارهای سنگین، زمان تغییر علامت سطح فلو در سلف بزرگ شده و ضریب وظیفه گم شده هم زیاد می شود بنابراین روش A روش مناسبی در محدوده های وسیع ZVS نیست نتایج شبیه سازی نشان می دهد در زمان سکون ثابت تا حد ۷۰٪ افزایش مقاومت خروجی ZVS ، حفظ می شود و افزایش بیش از این حد ZVS را مختل می کند. اما در روش C زمان تغییر علامت سطح فلو در بارهای سنگین همانند بارهای سبک است زیرا در جریانهای بیش از جریان حدی اندوکتانس سلف قابل اشباع صفر می شود بنابراین ضریب وظیفه گم شده کمتر از روش B است و محدوده حصول ZVS تا بارهای سبک قابل افزایش است. در روش D زمان تغییر علامت سطح فلو به علت کم بودن سلف نشتی می تواند بسیار کم باشد و این روش تنها روشنی است که در بی باری هم می تواند ZVS داشته باشد. نتایج شبیه سازی تایید کننده این مطلب بوده و در حالت شبیه سازی شده مشابه حالت عملی، افزایش مقاومت خروجی تا حد ده هزار برابر حالت نامی (بی باری تقریبی) هم، ZVS را مختل نکرده است. در جدول (۲) نتایج حاصل از شبیه سازی دو روش A و D در بارهای مختلف مطرح شده است.

۳- انرژی گردشی در پریودهای هرزگرد

پس از هر ناحیه انتقال توان در سیکل سوییچینگ، انرژی ذخیره شده در سلف نشتی و یا رزنانسی به صورت هرزگرد در مبدل ادامه می یابد و یا به منع برمی گردد. چون این انرژی ربطی به انتقال توان ندارد به عنوان انرژی گردشی (E_{circ})

جدول ۲- مقایسه روش‌های A و D از لحاظ محدوده بار تحت ZVS

| روش ZVS پریود سوییچینگ زمان انتقال توان هریال ولتاژ خروجی نامی بار خروجی نامی ماکریم مقاومت بار تحت ZVS | شیفت فاز با سلف مغناطیس کننده: (D) 20 μ s 5.88 μ s 300 v 30 Ω 300 k Ω | شیفت فاز با سلف نشتی: (A) 20 μ s 5.88 μ s 300 v 30 Ω 51 Ω |
|---|---|---|
| پریود سوییچینگ | | |
| زمان انتقال توان هریال | | |
| ولتاژ خروجی | | |
| بار خروجی نامی | | |
| ماکریم مقاومت بار تحت ZVS | | |


سطح ولتاژ تا ۱۵ v افزایش می‌باید و سپس به طبقه درایو اعمال می‌شود. طبقه درایو، یک مدار pole 2SC1226 و 2N4124 npn, ۲N4126,pnp و 2SA1357 است. ترانزیستورهای سوییچینگ ۲N4124 و ۲N4126 با کلیدزنی در ولتاژ صفر توسط انرژی سلف نشتی اولیه مطرح می‌شود. دلیل استفاده از ZVS، توان بالای مبدل و عدم نگرانی از مختل شدن A، سوییچها و سادگی نسبی این روش است. آرایش استفاده شده همانند شکل (۱) است و هر کلید قدرت از سه ترانزیستور مسافت قدرت IRFP460 تشکیل شده که با هم موازی شده‌اند. علت این امر افزایش محدوده جریان قابل تحمل کلید است. زیرا سلف نشتی ترانس نسبتاً بزرگ و حدود ۷ μ H است در نتیجه ضریب وظیفه گم شده مبدل افزایش می‌باید و برای حصول توان مورد نظر بایستی پیک جریان اولیه را افزود. در طراحی مدار کنترل از آی سی TL494 برای تولید دو سیگنال اصلی مربعی با فرکانس ۵۰ KHz و زمان مرده ۱۰٪ کل پریود استفاده شده است. این دو سیگنال برای درایو کلیدهای پسغاز به کار می‌رود. دو سیگنال دیگر که درایو کلیدهای پیشافاز را به عهده دارد از مقایسه موج دندانه ارهای آی سی با یک ولتاژ مرجع بدست می‌آید این ولتاژ مرجع همان سیگنال خطای خروجی تقویت کننده خطاست که در مدار فیدبک به کار رفته است. فیدبک مدار از ولتاژ خروجی نهایی گرفته می‌شود. ایزولاسیون سیگنالهای گیتها توسط اپتوکوپلر سریع 6N137 انجام می‌شود و خروجی 6N137 توسط یک تقویت کننده

تلفات این مدار بسیار کمتر از استاندارهای RCD معمولی بوده و بسته به ظرفیت خازن کلمپ، سطح نوسانات ناشی از رزنانس بین سلف نشتی و خازن دیود خاموش یکسوکننده را در مرجع [۱] شرح داده شده است.

تلفات این مدار بسیار کمتر از استاندارهای RCD معمولی بوده و بسته به ظرفیت خازن کلمپ، سطح نوسانات ناشی از رزنانس بین سلف نشتی و خازن دیود خاموش یکسوکننده را در مرجع [۱] شرح داده شده است.

۴- نتایج عملی مبدل پل ZVS-PWM با استفاده از سلف نشتی اولیه ترانس


در این بخش نتایج عملی ساخت یک نمونه مبدل تمام پل با ورودی یکسوشده برق شهر و خروجی ۳۰۰ vdc ۳kw با فرکانس سوییچینگ ۵۰ KHz با کلیدزنی در ولتاژ صفر توسط انرژی سلف نشتی اولیه مطرح می‌شود. دلیل استفاده از ZVS، توان بالای مبدل و عدم نگرانی از مختل شدن A، سوییچها و سادگی نسبی این روش است. آرایش استفاده شده همانند شکل (۱) است و هر کلید قدرت از سه ترانزیستور مسافت قدرت IRFP460 تشکیل شده که با هم موازی شده‌اند. علت این امر افزایش محدوده جریان قابل تحمل کلید است. زیرا سلف نشتی ترانس نسبتاً بزرگ و حدود ۷ μ H است در نتیجه ضریب وظیفه گم شده مبدل افزایش می‌باید و برای حصول توان مورد نظر بایستی پیک جریان اولیه را افزود. در طراحی مدار کنترل از آی سی TL494 برای تولید دو سیگنال اصلی مربعی با فرکانس ۵۰ KHz و زمان مرده ۱۰٪ کل پریود استفاده شده است. این دو سیگنال برای درایو کلیدهای پسغاز به کار می‌رود. دو سیگنال دیگر که درایو کلیدهای پیشافاز را به عهده دارد از مقایسه موج دندانه ارهای آی سی با یک ولتاژ مرجع بدست می‌آید این ولتاژ مرجع همان سیگنال خطای خروجی تقویت کننده خطاست که در مدار فیدبک به کار رفته است. فیدبک مدار از ولتاژ خروجی نهایی گرفته می‌شود. ایزولاسیون سیگنالهای گیتها توسط اپتوکوپلر سریع 6N137 انجام می‌شود و خروجی 6N137 توسط یک تقویت کننده




شکل ۸- اثر مدار کلمپ در محدود کردن نوسانات ولتاژ ثانویه، الف- ولتاژ اولیه، ب- ولتاژ ثانویه
ج- جریان اولیه، د- جریان دیودهای یکسوکننده

می شد. افزایش مقدار مقاومت یا کاهش ظرفیت خازن کلمپ، ولتاژ کلمپ و فرکانس نوسانات را می افزاید و انرژی تلفاتی کلمپ کمتر می شود اما در عوض استرس ولتاژ یکسوشده را می افزاید. برای حفاظت سوییچهای اولیه در برابر اضافه جریان ناشی از اتصال کوتاه بار یا روشنی همزمان سوییچهای یک


در حدود ۱۲۰٪ ولتاژ نامی ثانویه محدود می کند. شکل (۸) نتایج شبیه سازی مدار کلمپ را روی محدود کردن نوسانات ثانویه مبدل نشان می دهد. محاسبه توان تلف شده در مقاومت کلمپ نشان می دهد اگر قرار بود این نوسانات با استابر RCD معمولی حذف شود، تلفات مقاومت بسیار بیشتر از مدار کلمپ




شکل ۱۰- ولتاژ گیت سورس (پائینی) و درین سورس و درین سورس (بالایی) کلیدهای پیشfas



شکل ۹- ولتاژ گیت سورس (پائینی) درین سورس (بالایی) کلیدهای پیشfas




شکل ۱۲- قسمتی از شکل بزرگ شده ولتاژ درین سورس (بالایی) و ولتاژ گیت سورس (پائینی) کلیدهای پیشfas




شکل ۱۱- قسمتی از شکل بزرگ شده ولتاژ درین سورس (بالایی) و ولتاژ گیت سورس (پائینی) کلیدهای پیشfas




شکل ۱۴- ولتاژ و جریان اولیه ترانس (با ضریب وظیفه کم)



شکل ۱۳- ولتاژ و جریان اولیه ترانس (با ضریب وظیفه زیاد)



(ب)



(الف)

شکل ۱۵- نوسانات یکسوکننده خروجی، (الف) بدون مدار کلمپ (ب) با مدار کلمپ

ثانویه دارد را نشان می‌دهد. شکل (۱۶) ریپل ۵۰ Hz کاهش یافته و نوسان ۵۰ KHz روی ولتاژ خروجی را نشان می‌دهد. رگولاسیون خط مبدل برابر ۰/۵ درصد است که عملکرد خوب مدار فیدبک را نشان می‌دهد. همچنین آزمایشات طولانی مدت زیر بار نشان می‌دهد این مبدل از نظر حرارتی بسیار پایدار بوده و به علت تلفات ناچیز سوییچها نیازی به فن خنک کننده نیست و تنها گرمابرهای آن دفع حرارتی را به خوبی انجام می‌دهند. در ادامه طرح برای دستیابی به توان بالاتر (۱۰ kw) استفاده از مدولهای موازی ۳kw و به کارگیری روش مناسب تقسیم بار انجام شده است که نتایج در مقالات بعدی ارائه می‌شود. در مجموع ساخت این مبدل در سطح توان ۳KW و با استفاده از سوییچهای معمولی و ارزان قیمت را می‌توان موفقیت بزرگی در راستای پروژه‌های تحقیقاتی و تامین نیازهای صنایع مختلف به خصوص صنایع نظامی کشور به حساب آورد. استفاده از این منابع به دلیل مزایای آنها در سیستمهای مانند فرستنده و گیرنده رادار، فوکوس کویل، لامپهای RF، شتاب دهنده‌ها و باتری شارژرها ضروری است که در کشور تاکنون در این توان با تکنولوژی پیشرفته انجام نشده است.

شاخه پل، مدار حفاظت اضافه جریان با نمونه برداری جریان اولیه و ارسال فرمان قطع اسیلاتور TL494 در مدار کنترل تعییه شده است. طراحی دقیق اجزای این مبدل در مرجع [۸] به طور مفصل شرح داده شده است.

شکل (۱۰) ولتاژ گیت سورس و درین سورس یکی از کلیدهای پیشفاز و شکل (۱۱) ولتاژ گیت سورس و درین سورس یکی از کلیدهای پیسفاز را نشان می‌دهد. همان‌طور که در شکل (۱۲) واضح است ولتاژ درین سورس کلیدهای پیشفاز قبل از آمدن سیگنال گیت حدوداً ۰/۷-۰ است و باعث روشنی ZVS در ولتاژ صفر (تقریبی) کلید است. کلیدهای پیسفاز هم در روشن می‌شوند اما دیودهای ضد موازی شان در بارهای سبک ZVS فرست بسیار کمی برای روشنی دارند که امکان دارد این کلیدها را مختل کند شکل (۱۳) این مطلب را به وضوح نشان می‌دهد. شکل (۱۴) ولتاژ و جریان اولیه ترانس را نشان می‌دهد که به نحو خوبی با شکل (۱) همخوانی دارد. شکل (۱۵) عملکرد مدار در ضریب وظیفه کم (یا جریانهای بار ZVS) را نشان می‌دهد، همان‌طور که مشاهده می‌شود از کم رفته است. در شکل (۱۶) نحوه عملکرد مدار کلمپ ثانویه که نقش مؤثری در کاهش نوسانات جانبی روی دیودهای

و ... با هم مقایسه شده‌اند. در قسمت عملی طرح، روش ZVS با استفاده از سلف نشتی اولیه ترانس به علت توان بالای مبدل و عدم نگرانی از مختل شدن ZVS سوییچهای پسغاز و سادگی نسبی آن نسبت به سایر روشها انتخاب شده و در توان ۳KW و فرکانس ۵۰KHz طراحی و ساخته شده و در قسمت ثانویه برای محدود کردن سطح نوسانات یکسوکننده خروجی در توانهای RCD بالا از مدار کلمپ با تلفاتی بسیار کمتر از استاندارهای مرسوم استفاده شده است. نتایج عملی طرح در شکلهای مقاله نشان داده شده و با نتایج شوری تطابق دارد.

قدرتانی

اجرای این طرح پژوهشی در پژوهشکده برق و کامپیوترا دانشگاه صنعتی اصفهان صورت گرفته است.

1. zero voltage switching
2. dead time
3. lagging switches

۵- نتیجه‌گیری

در این مقاله چهار روش اصلی کلیدزنی در ولتاژ صفر در مبدل‌های PWM تمام پل بررسی، مقایسه و در پایان نتایج یک نمونه از مبدل ZVS که در توان ۳KW طراحی و ساخته شده، PWM مطرح شده است. روش‌های سوییچینگ نرم در مبدل‌های PWM باعث کاهش تلفات کلیدزنی و تداخل الکترومغناطیسی می‌شود و امکان افزایش فرکانس و کاهش حجم و وزن مبدل را فراهم می‌کند. در چهار روش مطرح شده، از سلفهای نشتی - خطی سری با اولیه - قابل اشباع در اولیه و مغناطیسی‌کنندگی ترانس برای تأمین انرژی مورد نیاز روش‌نی دیوبهای ضد موازی سوییچهای پل اولیه استفاده شده است. کنترل پل اولیه به روش شیفت فاز یافته صورت می‌گیرد. این روشها معرفی، بررسی و از لحاظ پارامترهای مهمی همچون زمان سکون مورد نیاز ZVS

واژه نامه

4. leading switches
5. duty cycle
6. duty cycle loss

مراجع

1. Sabate, J.A., Volatkovic, V., and Lee, F.C., "Design Consideration for High-Voltage High-Power Full-Bridge Zero-Voltage-Switched PWM Converter," *Conf. Rec. IEEE APEC'90*, pp-275-283, 1990.
2. Song-Yi Lin, and Chern-Lin Chen, "Analysis and Design for RCD Clamped Snubber Used in Outputrectifier of Phase-Shift Full-Bridge ZVS Converters," *Industrial Electronics, IEEE Transactions on*, vol.45 Issue, 2, Apr. 1998.
3. Nederson do Prado, R, "The Behavior of the Rectifying Diode Reverse Recovery of ZVS Converters in the Presence of a Saturable Inductor," *Industry Applications Society Annual Meeting, 1994.*, Conference Record of the 1994 IEEE 6-2, Oct. 1994.
4. Do Prado, R. N, "Effects of the Saturable Resonant Inductor on the Rectifying Diode Reverse Recovery of ZVS Converters," *Power Electronics Congress, 1994, Technical Proceedings. CIEP'94.*, 3rd International 25-21, Aug. 1994.
5. Hua, G., Lee, F.C., and Jovanovic, M.M., "An Improved Zero-Voltage-Switched PWM Converter Using ASaturable Inductor," *Conf. Rec. IEEE PESC'91*, pp. 189-194, 1991.
6. Watson, R., and Lee, F.C., "Analysis, Design, and Experimented Results of a 1-kW ZVS-FB-PWM Converter Employing Magamp Secondary-Side Control," *IEEE Trans. on Ind. Elect.*, vol. 45, No. 5, pp. 806-813, Oct. 1998.
7. Chen, W., Lee, F.C., and Sabate, J.A., "A Comparative Study of a Class of Full-Bridge ZVS PWMConverters," *Conf. Rec. IEEE APEC'95*, pp. 893-899, 1995.
- ۸ توسل، م، بررسی روش‌های سوییچینگ نرم در مبدل‌های تمام پل PWM و ساخت یک نمونه در توان ۳kw، پایان‌نامه کارشناسی ارشد، دانشگاه صنعتی اصفهان، ۱۳۷۸.