تولید سلول استاندارد بهینه در تکنولوژی CMOS استاتیک

نویسندگان

چکیده

ساخت یک مدار مجتمع با سطح کمتر، علاوه بر کاهش هزینۀ ساخت لازم، اغلب منجر به اثرات مثبتی در کاهش توان مصرفی و افزایش قدرت پردازش می شود. برای ساخت یک مدار مجتمع که قابلیت انجام یک تابع منطقی را داشته باشد و در عین حال مساحت کمتری اشغال کند، باید بتوان آن تابع منظقی را در تکنولوژی CMOS با نفوذ پیوسته ساخت. برای این کار باید مسیر اویلر پیوسته ای برای آن تابع منطقی به دست آورد. هر انفصال در ناحیۀ نفوذ باعث افزایش مساحت و کاهش کارایی می شود. برای طراحی یک تابع منطقی در تکنولوژی CMOS ایستا، روشهای مختلفی ارائه شده که اکثر آنها بر پایه روش اهاراست. در این مقاله الگوریتمی ارائه شده که برای یک تابع منطقی می تواند مسیر اویلر را پیدا کند و ساخت مدار مجتمع را با نفوذ پیوسته و حداقل سطح، امکانپذیر می سازد. چنانچه تابع مورد نظر به هیچ عنوان مسیر اویلر پیوسته ای نداشته باشد می توان، زیر مسیرهای اویلر غیرپیوسته ای به دست آورد. علاوه بر آن، الگوریتم پیشنهادیف اطلاعات کاملی از مسیر اویلر پیدا شده ارائه می دهد که به انجام جانمایی و ساخت مدار مجتمع آن تابع منطقی، کمک می کند. واژگان کلیدی: طراحی VLSI، روش اهارا، CMOS، نفوذ پیوسته، سلول استاندارد.

کلیدواژه‌ها


عنوان مقاله [English]

Optimized Standard Cell Generation for Static CMOS Technology

نویسندگان [English]

  • S. Samavi
  • A. Torkian and P. Khadivi
چکیده [English]

Fabrication of an integrated circuit with smaller area, besides reducing the cost of manufacturing, usually causes a reduction in the power dissipation and propagation delay. Using the static CMOS technology to fabricate a circuit that realizes a specific logic function and occupies a minimum space, it must be implemented with continuous diffusion runs. Therefore, at the design stage, an Eulerian path should be found for the logic function. Every discontinuity causes an increase in the area as well as a reduction in the clock rate and performance. The realization of a logic function using the static CMOS technology is done through different methods, most of which are based on the Uehara's method. In this paper, an algorithm is suggested that finds the Eulerian path and allows the implementation of the circuit with continuity in the diffusion region that results in minimum area. In a case where there is no Eulerian path, the possible sub-paths are found. In addition, the algorithm gives information that helps the layout generation. Keywords: VLSI, Uehara's method, Static CMOS, Continous diffusion, Standard cell.

کلیدواژه‌ها [English]

  • VLSI
  • Uehara’s method
  • Static CMOS
  • Continous diffusion
  • Standard cell

ارتقاء امنیت وب با وف بومی